

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 09-212388

(43)Date of publication of application : 15.08.1997

(51)Int.Cl. G06F 11/30
G06F 15/16
G06F 15/16

(21)Application number : 08-015696 (71)Applicant : HITACHI CABLE LTD


(22)Date of filing : 31.01.1996 (72)Inventor : MAGOME HIDEKAZU

(54) METHOD FOR MONITORING OPERATION OF CPU

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a CPU operation monitoring method capable of simplifying an operation monitoring circuit.

SOLUTION: In the CPU operation monitoring method for a device mounting and driving plural CPUs 2, 3, CPU 2 periodically outputs an operation state inquiry signal for inquiring the operation state of the other CPU 3. The CPU 3 receiving the operation state inquiry signal returns an operation state response signal indicating its normal operation to the CPU 2. An operation monitoring circuit 4 for monitoring the operation of the CPU 2 is connected to the CPU 2, which periodically outputs an operation display signal indicating its normal operation to the circuit 4. Thus, one CPU 2 monitors the operation of the other CPU 3 and the CPU 2 is monitored by the circuit 4.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than

BEST AVAILABLE COPY

the examiner's decision of rejection or
application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's
decision of rejection]

[Date of requesting appeal against examiner's
decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平9-212388

(43) 公開日 平成9年(1997)8月15日

| (51) Int.Cl. ⁶ | 識別記号 | 庁内整理番号 | F I | 技術表示箇所 |
|---------------------------|-------|--------|---------------|---------|
| G 0 6 F 11/30 | 3 0 5 | | G 0 6 F 11/30 | 3 0 5 D |
| 15/16 | 4 6 0 | | 15/16 | 4 6 0 D |
| | 4 7 0 | | | 4 7 0 R |

審査請求 未請求 請求項の数 3 O L (全 4 頁)

(21) 出願番号 特願平8-15696

(22) 出願日 平成8年(1996)1月31日

(71) 出願人 000005120

日立電線株式会社

東京都千代田区丸の内二丁目1番2号

(72) 発明者 馬場 秀和

東京都千代田区丸の内二丁目1番2号 日

立電線株式会社内


(74) 代理人 弁理士 網谷 信雄

(54) 【発明の名称】 CPUの動作監視方法

(57) 【要約】

【課題】 回路を簡素化するCPUの動作監視方法を提供する。

【解決手段】 1台の装置内に複数のCPU 2、3を搭載して動作する装置のCPUの動作監視方法において、1つのCPU 2が他の全てのCPU 3に対してその動作状態を問い合わせる動作状態問い合わせ信号を定期的に出し、この動作状態問い合わせ信号を受信した各CPU 3がCPU 2に対して正常動作していることを示す動作状態応答信号を返送し、かつ、CPU 2にその動作を監視するための動作監視回路4が接続され、CPU 2が動作監視回路4に対して正常動作していることを示す動作表示信号を定期的に出し、1つのCPU 2が他の全てのCPU 3の動作を監視し、この1つのCPU 2については動作監視回路4で監視することになる。



BEST AVAILABLE COPY

【特許請求の範囲】

【請求項 1】 1 台の装置内に複数の CPU を搭載して動作する装置の CPU の動作監視方法において、1 つの CPU が他の全ての CPU に対してその動作状態を問い合わせる動作状態問い合わせ信号を定期的に出力し、この動作状態問い合わせ信号を受信した各 CPU が上記動作状態問い合わせ信号を出力した CPU に対して正常動作していることを示す動作状態応答信号を返送し、かつ、上記動作状態問い合わせ信号を出力する CPU にその動作を監視するための動作監視回路が接続され、上記動作状態問い合わせ信号を出力する CPU が上記動作監視回路に対して正常動作していることを示す動作表示信号を定期的に出力することを特徴とする CPU の動作監視方法。

【請求項 2】 上記動作監視回路が、これに接続された CPU の動作停止を検出したときリセット回路にリセット要求信号を出力し、このリセット回路が装置全体の動作をリセットするようにしたことを特徴とする請求項 1 記載の CPU の動作監視方法。

【請求項 3】 上記動作状態問い合わせ信号を出力する CPU が、他の CPU の動作停止を検出したときリセット回路にリセット要求信号を出力し、このリセット回路が装置全体の動作をリセットすることを特徴とする請求項 1 又は 2 記載の CPU の動作監視方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、1 台の装置内に複数の CPU を搭載して動作する装置の CPU の動作監視方法に係り、特に、回路を簡素化する CPU の動作監視方法に関するものである。

【0002】

【従来の技術】従来、複数の CPU を搭載した 1 台の装置において CPU の動作を監視するには、図 2 に示されるように、装置 11 に搭載される CPU 3、3 の 1 つ 1 つにそれぞれ動作監視回路 4 を設け、いずれか 1 つの動作監視回路 4 が当該 CPU 3 の動作停止を検出したとき、この動作監視回路 4 がリセット回路 5 に対してリセット要求信号 103 を出力し、このリセット回路 5 がリセット信号 104 により装置全体の動作をリセットするようになっていた。

【0003】

【発明が解決しようとする課題】従来は CPU の 1 つ 1 つにそれぞれ動作監視回路を設けたので、1 つ 1 つの CPU の動作が個別に監視できるという利点はあるものの、CPU の個数に等しい個数の動作監視回路を必要とし、全体の回路の規模が大きくなってしまいう問題があった。一方、複数の CPU と動作監視回路とを直列連鎖的につないで末端の CPU からの信号で全ての CPU の総合的動作を判定するものがあり、動作監視回路は 1 つでよいが、1 つ 1 つの CPU の動作が個別に監視できな

い。

【0004】そこで、本発明の目的は、上記課題を解決し、回路を簡素化する CPU の動作監視方法を提供することにある。

【0005】

【課題を解決するための手段】上記目的を達成するために本発明は、1 台の装置内に複数の CPU を搭載して動作する装置の CPU の動作監視方法において、1 つの CPU が他の全ての CPU に対してその動作状態を問い合わせる動作状態問い合わせ信号を定期的に出力し、この動作状態問い合わせ信号を受信した各 CPU が上記動作状態問い合わせ信号を出力した CPU に対して正常動作していることを示す動作状態応答信号を返送し、かつ、上記動作状態問い合わせ信号を出力する CPU にその動作を監視するための動作監視回路が接続され、上記動作状態問い合わせ信号を出力する CPU が上記動作監視回路に対して正常動作していることを示す動作表示信号を定期的に出力するものである。

【0006】上記動作監視回路が、これに接続された CPU の動作停止を検出したときリセット回路にリセット要求信号を出力し、このリセット回路が装置全体の動作をリセットしてもよい。

【0007】上記動作状態問い合わせ信号を出力する CPU が、他の CPU の動作停止を検出したときリセット回路にリセット要求信号を出力し、このリセット回路が装置全体の動作をリセットしてもよい。

【0008】

【発明の実施の形態】本発明の要点は、1 つの CPU が他の全ての CPU の動作を監視し、この 1 つの CPU については動作監視回路で監視するようにしたもので、CPU の個数に係わらず 1 個の動作監視回路があればよいことになる。

【0009】このために、本発明の 1 つの CPU は、他の全ての CPU に対してその動作状態を問い合わせる動作状態問い合わせ信号を定期的に出力し、この動作状態問い合わせ信号を受信した各 CPU は、正常動作していることを示す動作状態応答信号を返送する。返送をしない CPU は正常動作していないと判断できる。

【0010】また、他の全ての CPU の動作を監視する CPU (動作状態問い合わせ信号を出力する CPU) には動作監視回路が接続され、この CPU が動作監視回路に対して正常動作していることを示す動作表示信号を定期的に出力する。この出力が来なければ、動作監視回路は CPU が正常動作していないと判断できる。

【0011】以下本発明の一実施形態を添付図面に基づいて詳述する。

【0012】図 1 に示されるように、2 つの CPU を搭載する装置 1 は、本装置 1 に装置としての動作をさせるための 2 つの CPU 2、3 と、1 つの CPU の動作を監視する動作監視回路 4 と、装置全体の動作をリセットす

るためのリセット回路5とを備えている。CPU2、3同士は互いに動作状態を問い合わせ又は応答するための情報を交換できるようになっている。

【0013】ここでは、CPU2が他の全てのCPUの動作を個別に監視する機能を持つものとする。このためにCPU2はCPU3に対し動作状態を問い合わせる動作状態問い合わせ信号101を定期的に出力するようになっている。一方、CPU3は、動作状態問い合わせ信号101を受けるとCPU2に対して正常動作していることを示す動作状態応答信号102を返送するようになっている。CPU2には動作監視回路4が接続され、CPU2は動作監視回路4に対して正常動作していることを示す動作表示信号105を定期的に出力するようになっている。このCPU2と動作監視回路4とは、それぞれリセット回路5に接続され、リセット回路5にリセット要求信号103を出力することができる。リセット回路5は全てのCPU2、3に接続され、リセット信号104により全てのCPU2、3を一斉にリセットすることができる。

【0014】次にこの実施形態の作用を述べる。

【0015】CPU2はCPU3に対し動作状態を問い合わせる動作状態問い合わせ信号101を定期的に出力する。これを受けてCPU3はCPU2に対して正常動作していることを示す動作状態応答信号102を返送する。このときCPU2はCPU3が正常動作していると判断する。

【0016】もし、CPU3が動作を停止していると、CPU2からの動作状態問い合わせ信号101に対しCPU3は動作状態応答信号102を返送しない。このときCPU2はCPU3が動作を停止していると判断し、リセット回路5にリセット要求信号103を出力する。リセット回路5はリセット要求信号103を受けると、装置全体の動作をリセットするためのリセット信号104を出力する。リセット信号104を受けた全てのCPU2、3は初期化される。従って、動作を停止していたCPU3も動作を再開する。

【0017】また、CPU2は動作監視回路4に対して正常動作していることを示す動作表示信号105を定期的に出力する。この動作表示信号105により動作監視回路4はCPU2が正常動作していると判断する。

【0018】もし、CPU2が動作を停止していると、

CPU2は動作表示信号105を出力しない。このとき動作監視回路4はCPU2が動作を停止していると判断し、リセット回路5にリセット要求信号103を出力する。リセット回路5はリセット要求信号103を受けると、装置全体の動作をリセットするためのリセット信号104を出力する。リセット信号104を受けた全てのCPU2、3は初期化される。従って、動作を停止していたCPU2も動作を再開する。

【0019】この実施形態は2つのCPUを搭載する装置1であったが、CPUの個数がいくつであっても動作監視方法は同じであり、1つのCPUが他の全てのCPUの動作を監視し、この1つのCPUについては動作監視回路で監視することにより装置内の全てのCPUが動作監視される。また、1つのCPUに監視機能を持たせ、このCPUが他のCPUを監視するために、互いに動作状態の問い合わせ及び応答信号を交換するようにしたので、各CPUが個別に監視できる。従って、上記実施形態では1つでも動作を停止しているCPUがあれば装置全体の動作をリセットするようにしたが、停止しているCPUのみを個別にリセットすることも可能になる。

【0020】

【発明の効果】本発明は次の如き優れた効果を発揮する。

【0021】(1) 1つのCPUが他の全てのCPUの動作を監視し、この1つのCPUについては動作監視回路で監視するようにしたので、CPUの個数に係わらず1個の動作監視回路があればよいことになり、CPUの個数がいくつであっても動作監視回路のために全体の回路規模が大きくなることがない。

【図面の簡単な説明】


【図1】本発明の実施形態を示す複数のCPUを搭載する装置のブロック図である。

【図2】従来例を示す複数のCPUを搭載する装置のブロック図である。

【符号の説明】

- 1 複数のCPUを搭載する装置
- 2 CPU
- 3 CPU
- 40 4 動作監視回路
- 5 リセット回路

【図1】



【図2】

